๐ฅ๏ธ ํ๋ฐ์ฑ ๋ฉ๋ชจ๋ฆฌ VS ๋นํ๋ฐ์ฑ ๋ฉ๋ชจ๋ฆฌ
ย | Computer ๋ถํ | Example |
---|---|---|
Volatile Memory (ํ๋ฐ์ฑ ๋ฉ๋ชจ๋ฆฌ) | Register | Cache | Main Memory | RAM, ROM |
Non-Volatile Memory (๋นํ๋ฐ์ฑ ๋ฉ๋ชจ๋ฆฌ) | Secondary Storage | HDD, SSD, CD-ROM, USB |
ํ๋ฐ์ฑ ๋ฉ๋ชจ๋ฆฌ์ ๋นํ๋ฐ์ฑ ๋ฉ๋ชจ๋ฆฌ์ ํน์ง ๋๋ฌธ์ ์ผ๋ฐ์ ์ผ๋ก ๋นํ๋ฐ์ฑ์ธ Secondary Storage์๋ ๋ณด๊ดํ ๋์์ ์ ์ฅํ๊ณ , ํ๋ฐ์ฑ์ธ Register, Cache, Main Memory์๋ ์คํํ ๋์์ ์ ์ฅํ์ฌ ์ฌ์ฉํฉ๋๋ค.
๐ฅ๏ธ RAM
Main Memory์ ์ฌ์ฉํ๋ ๋ฉ๋ชจ๋ฆฌ ์ข ๋ฅ์๋ ํฌ๊ฒ RAM๊ณผ ROM ๋ ๊ฐ์ง๊ฐ ์์ต๋๋ค. ๊ทธ๋ฆฌ๊ณ Main Memory๋ผ ํจ์ ๋ณดํต RAM์ ๋งํฉ๋๋ค.
์์ ๋งํ๋ฏ์ด Main Memory์๋ ์คํํ ๋์์ ์ ์ฅํ๊ธฐ ๋๋ฌธ์ RAM์ ์ฉ๋์ด ์ปค์ง๋ฉด ๋ง์ ํ๋ก๊ทธ๋จ๋ค์ ๋์์ ๋น ๋ฅด๊ฒ ์คํํ๋๋ฐ ์ ๋ฆฌํ๋ฉฐ ๋ฐ๋๋ก ์ฉ๋์ด ์์ผ๋ฉด ๋ณด๊ดํ ๋์์ ์ ์ฅํ๊ณ ์๋ Secondary Storage์ ์ ๊ทผํ๋ ์ผ์ด ๋ง์์ง๊ธฐ ๋๋ฌธ์ ์คํ ์๊ฐ์ด ๊ธธ์ด์ง๋๋ค.
๐ฅ๏ธ RAM์ ์ข ๋ฅ
RAM์๋ ํฌ๊ฒ DRAM(Dynamic RAM)๊ณผ SRAM(Static Dynamic RAM)์ด ์์ต๋๋ค.
ย | DRAM | SRAM |
---|---|---|
๋ฐ์ดํฐ ์ฌํ์ฑํ | ํ์ํจ | ํ์ํ์ง ์์ |
์๋ | ๋๋ฆผ | ๋น ๋ฆ |
๊ฐ๊ฒฉ | ์ ๋ ดํจ | ๋น์ |
์ง์ ๋ | ๋์ | ๋ฎ์ |
์๋น ์ ๋ ฅ | ์ ์ | ๋์ |
์ฌ์ฉ ์ฉ๋ | Main Memory | Cache |
๐ฅ๏ธ DRAM์ ๋ฐ์
DRAM์ SDRAM(Synchronous Dynamic RAM), DDR SDRAM(Double Data Rate SDRAM)์ผ๋ก ๋ฐ์ ํ์ต๋๋ค.
SDRAM์ Clock ์ ํธ์ ๋๊ธฐํ๋ ๋ฐ์ ๋ ํํ์ DRAM์ ๋๋ค. ์ดํ DDR SDRAM์ด ๋์ค๋ฉด์ SDR SDRAM(Single Data Rate SDRAM)์ด๋ผ ๋ถ๋ฆ ๋๋ค.
DDR SDRAM์ ๋์ญํญ(Data Rate)์ด ๋ ๋ฐฐ ๋์ SDRAM์ ๋๋ค. Main Memory๋ก์ DDR SDRAM์ ๊ฐ์ฅ ๋ง์ด ์ฌ์ฉํ๋ฉฐ ์์ ๊ทธ๋ฆผ๊ณผ ๊ฐ์ด ๋์ญํญ์ ์๋ฅผ $2$๋ฐฐ์ฉ ๋๋ ค๊ฐ๋ฉฐ ๋ ํฐ ๋์ญํญ์ ๊ฐ์ง๋ DDR SDRAM์ ์ฌ์ฉํฉ๋๋ค.
๋์ญํญ(Data Rate): ๋ฐ์ดํฐ๋ฅผ ์ฃผ๊ณ ๋ฐ๋ ๊ธธ์ ๋๋น
๐ฅ๏ธ RAM์ ์ฃผ์ ๊ณต๊ฐ
๋ฉ๋ชจ๋ฆฌ์ ์ฃผ์๋ ๋ฌผ๋ฆฌ์ฃผ์(Physical Address)์ ๋ ผ๋ฆฌ์ฃผ์(Logical Address)๋ก ๋๋์ด์ง๋๋ค.
๋ฌผ๋ฆฌ์ฃผ์๋ ์ ๋ณด๊ฐ ์ค์ ๋ก ์ ์ฅ๋ H/W์ ์ฃผ์๋ฅผ ์๋ฏธํ๊ณ ๋ ผ๋ฆฌ์ฃผ์๋ CPU(Central Processing Unit; ์ค์์ฒ๋ฆฌ์ฅ์น)์ ์คํ์ค์ธ ํ๋ก๊ทธ๋จ์ด ์ฌ์ฉํ๋ ์ฃผ์์ ๋๋ค. ๋ํ ๊ฐ ํ๋ก๊ทธ๋จ์ด ์คํ์ค์ผ ๋ ๋ ผ๋ฆฌ์ฃผ์ ์์์ด $0$๋ฒ์ง์ด๊ธฐ ๋๋ฌธ์ ๋ ผ๋ฆฌ์ฃผ์๋ฅผ ํ๋ก๊ทธ๋จ์ ์์์ ์ผ๋ก๋ถํฐ ๋จ์ด์ง ๊ฑฐ๋ฆฌ๋ผ๊ณ ํ ์๋ ์์ต๋๋ค.
๐ฅ๏ธ MMU(Memory Management Unit; ๋ฉ๋ชจ๋ฆฌ ๊ด๋ฆฌ ์ฅ์น)
CPU๊ฐ ๋ฌผ๋ฆฌ์ฃผ์๋ฅผ ์ฌ์ฉํ๊ธฐ ์ํด์๋ ๋ ผ๋ฆฌ์ฃผ์๋ฅผ ๋ฌผ๋ฆฌ์ฃผ์๋ก ๋ณํํด์ผ ํ๋๋ฐ ์ด ๋ ๊ฐ ํ๋ก๊ทธ๋จ์ด ์๋ก์ ๋ฌผ๋ฆฌ ์ฃผ์๋ฅผ ์นจ๋ฒํด์๋ ์๋ฉ๋๋ค. ์ด์ฒ๋ผ ๋ ผ๋ฆฌ์ฃผ์๋ฅผ ๋ฌผ๋ฆฌ์ฃผ์๋ก ๋ณํํด์ฃผ๋ ์ฅ์น๋ฅผ MMU๋ผ ํฉ๋๋ค.
์ ๋ฆฌํ์๋ฉด MMU๋ ๋ ผ๋ฆฌ์ฃผ์๋ฅผ ๋ฌผ๋ฆฌ์ฃผ์๋ก ๋ณํํ๋ ์ฅ์น์ด๋ฉฐ CPU์ Address Bus ์ฌ์ด์ ์์ฐจํ H/W์ ๋๋ค.
MMU๋ Base-Register Addressing Mode๋ฅผ ์ฌ์ฉํด ๋ ผ๋ฆฌ์ฃผ์๋ฅผ ๋ฌผ๋ฆฌ์ฃผ์๋ก ๋ณ๊ฒฝํ๋๋ฐ ๊ฐ ํ๋ก๊ทธ๋จ์ด ์๋ก์ ๋ฌผ๋ฆฌ์ฃผ์ ์์ญ์ ์นจ๋ฒํ์ง ์๊ธฐ์ํด Limit Register์ ๋น๊ตํ์ฌ ๋ณํํฉ๋๋ค.